Modelsim SE 10.4a破解版
分享到:
Modelsim SE 10.4a是一款功能强大实用性强并且非常专业的HDL语言仿真软件。他有se、de、pe等多个版本,对应Altera和Silinx还有对应的OEM版本。这次小编给大家带来的就是所有的版本功能最强速度最快的这款—Modelsim SE 10.4a,该版本全面支持VHDL和Verilog语言的IEEE 标准,支持C/C++功能调用和调试e-level)的代码。Modelsim SE 10.4a能提供友好的仿真环境,还有业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器,采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。而且和Modelsim其他版本相比,Modelsim SE 10.4a速度更快,仿真环境最好,并且可以单独或同时进行行为、RTL级、和门级的代码。有需要的朋友下载看看。
2、选择Modelsim SE 10.4a软件安装目录位置放置到C:modeltech64_10.4中,下一步
3、点击选择“Iagrto the terms awicons pro license agreement”同意相关协议,随后点击“agree”
4、等待安装完成,请等待installation in progress...please wait
5、软件有报毒现象,弹出有软件阻止程序,选择允许本次操作
6、弹出窗口点击YES,创建桌面快捷方式,
7、please wait。。。软件安装中。。
2、打开Modelsim SE 10.4安装目录,找到“mgls64.dll”文件,右键文件属性取消只读属性。默认安装路径:C:modeltech64_10.4win64
3、将破解文件MentorKG.exe和patch_dll.bat复制到安装目录:C:modeltech64_10.4win64,然后运行“patch_dll.bat”,自动默认目录C:Users用户AppDataLocalTemp下生成license.txt文件
4、右键点击我的电脑,点击属性》高级系统设置》高级》环境变量》新建,新建变量名为:MGLS_LICENSE_FILE,变量值为:(“license.txt”所在的目录,可以自行修改)一般默认为C:UsersadminAppDataLocalTemplicense.txt,点击确定即可破解成功
2、单内核VHDL和Verilog混合仿真
3、源代码模版和助手,项目管理
4、集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能
5、C和Tcl/Tk接口,C调试
6、对SystemC的直接支持,和HDL任意混合
7、支持SystemVerilog的设计功能
8、对系统级描述语言的最全面支持,SystemVerilog,SystemC,PSL
9、ASIC Sign off
10、可以单独或同时进行行为(behavioral)、RTL级、和门级(gate-level)的代码
快速建立了一个只有一个器件的电路图文件:Msim.bdf,将输入输出信号直接引出来,并将其设为顶层文件,编译通过
2、编译通过后进行仿真,仿真失败?
原因是:
已经设定仿真语言为Verilog HDL
解决方法:
用手工重新写了一段Verilog HDL语言的顶层设计文件MSim.V。编译通过,并且仿真正常
3、波形加载慢的问题解决办法?
方法一
先仿真1ms,然后zoom full一次,在此基础上再跑1ms,再zoom full,依此类推跑到10ms,这时再zoom full就很快地完成了。我猜原因是前面的9次zoomfull建立了一些缓存数据,以供第10次使用,所以变快了
方法二
变化频率最大的信号删除掉,通常情况下,变化频率最大的信号是时钟信号,如果一定要保留,那么可以将该信号的format设为literal,或者event,如果format是logic,将严重拖慢画波形的速度。设置的方法是在波形信号处点击右键,选择format->literal
安装教程
1、下载好数据包后,直接解压用鼠标双击运行“Modelsim SE 10.4”安装程序,打开进入安装向导,点击“next”进入下一步2、选择Modelsim SE 10.4a软件安装目录位置放置到C:modeltech64_10.4中,下一步
3、点击选择“Iagrto the terms awicons pro license agreement”同意相关协议,随后点击“agree”
4、等待安装完成,请等待installation in progress...please wait
5、软件有报毒现象,弹出有软件阻止程序,选择允许本次操作
6、弹出窗口点击YES,创建桌面快捷方式,
7、please wait。。。软件安装中。。
破解教程
1、选中Modelsim SE 10.4a,右键,双击打开软件安装位置(注意:没有位置提示请安装360卫士)2、打开Modelsim SE 10.4安装目录,找到“mgls64.dll”文件,右键文件属性取消只读属性。默认安装路径:C:modeltech64_10.4win64
3、将破解文件MentorKG.exe和patch_dll.bat复制到安装目录:C:modeltech64_10.4win64,然后运行“patch_dll.bat”,自动默认目录C:Users用户AppDataLocalTemp下生成license.txt文件
4、右键点击我的电脑,点击属性》高级系统设置》高级》环境变量》新建,新建变量名为:MGLS_LICENSE_FILE,变量值为:(“license.txt”所在的目录,可以自行修改)一般默认为C:UsersadminAppDataLocalTemplicense.txt,点击确定即可破解成功
功能特点
1、RTL和门级优化,本地编译结构,编译仿真速度快,跨平台跨版本仿真;2、单内核VHDL和Verilog混合仿真
3、源代码模版和助手,项目管理
4、集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能
5、C和Tcl/Tk接口,C调试
6、对SystemC的直接支持,和HDL任意混合
7、支持SystemVerilog的设计功能
8、对系统级描述语言的最全面支持,SystemVerilog,SystemC,PSL
9、ASIC Sign off
10、可以单独或同时进行行为(behavioral)、RTL级、和门级(gate-level)的代码
常见问题?
1、直接将用VerilogHDL编写的128分频器程序count128.v设置为工程的顶层设计文件,编译失败?快速建立了一个只有一个器件的电路图文件:Msim.bdf,将输入输出信号直接引出来,并将其设为顶层文件,编译通过
2、编译通过后进行仿真,仿真失败?
原因是:
已经设定仿真语言为Verilog HDL
解决方法:
用手工重新写了一段Verilog HDL语言的顶层设计文件MSim.V。编译通过,并且仿真正常
3、波形加载慢的问题解决办法?
方法一
先仿真1ms,然后zoom full一次,在此基础上再跑1ms,再zoom full,依此类推跑到10ms,这时再zoom full就很快地完成了。我猜原因是前面的9次zoomfull建立了一些缓存数据,以供第10次使用,所以变快了
方法二
变化频率最大的信号删除掉,通常情况下,变化频率最大的信号是时钟信号,如果一定要保留,那么可以将该信号的format设为literal,或者event,如果format是logic,将严重拖慢画波形的速度。设置的方法是在波形信号处点击右键,选择format->literal
展开更多
Modelsim SE 10.4a破解版下载地址
- 需先下载高速下载器:
- 专用下载:
- 其它下载: